ซิสเต็มเวอริลอก
(systemverilog)
นิยาม
ซิสเต็มเวอริลอก (systemverilog) Hard Skill
ซิสเต็มเวอริลอกเป็นภาษาคำอธิบายและตรวจสอบฮาร์ดแวร์ที่ใช้สำหรับการจำลอง ออกแบบ และตรวจสอบวงจรดิจิทัลและระบบต่าง ๆ
ระดับความเชี่ยวชาญ
ระดับที่ 1
ระดับพื้นฐาน
1. เข้าใจไวยากรณ์พื้นฐานและโครงสร้างของซิสเต็มเวอริลอก
2. สามารถเขียนโมดูลและเทสเบนช์ง่าย ๆ ได้
3. คุ้นเคยกับชนิดข้อมูลและตัวดำเนินการพื้นฐาน
ระดับที่ 2
ระดับปานกลาง
1. สามารถสร้างโมดูลซับซ้อนโดยใช้อินเทอร์เฟซและบล็อกเจนเนอเรต
2. ใช้ assertions และ coverage ในการตรวจสอบดีไซน์
3. เข้าใจฟีเจอร์การเขียนโปรแกรมเชิงวัตถุในกระบวนการตรวจสอบ
ระดับที่ 3
ระดับสูง
1. ออกแบบและตรวจสอบระบบดิจิทัลขนาดใหญ่ด้วยสภาพแวดล้อมการตรวจสอบที่นำกลับมาใช้ใหม่ได้
2. พัฒนาเทสเบนช์ขั้นสูงโดยใช้ UVM (Universal Verification Methodology)
3. ปรับปรุงประสิทธิภาพของการจำลองและความครอบคลุมของการทดสอบให้มีประสิทธิผลสูงสุด
