เวริล็อก
(Verilog)
นิยาม
เวริล็อก (Verilog) Tool
เวริล็อกคือภาษาคำอธิบายฮาร์ดแวร์ที่ใช้ในการสร้างแบบจำลองระบบอิเล็กทรอนิกส์ ช่วยในการออกแบบ จำลอง และตรวจสอบวงจรดิจิทัล
ระดับความเชี่ยวชาญ
ระดับที่ 1
ระดับพื้นฐาน
1. เข้าใจไวยากรณ์และโครงสร้างพื้นฐานของเวริล็อก
2. สามารถเขียนโมดูลวงจรเชิงผสมและลำดับอย่างง่ายได้
3. คุ้นเคยกับเทคนิคการจำลองพื้นฐาน
ระดับที่ 2
ระดับปานกลาง
1. สามารถออกแบบโมดูลที่ซับซ้อนโดยใช้การจำลองแบบพฤติกรรมและโครงสร้าง
2. ใช้เทสท์เบนช์เพื่อการตรวจสอบเชิงฟังก์ชัน
3. เข้าใจข้อจำกัดด้านเวลาและข้อพิจารณาการสังเคราะห์
ระดับที่ 3
ระดับสูง
1. เชี่ยวชาญในการเขียนโค้ดเวริล็อกที่เหมาะสมและนำกลับมาใช้ใหม่สำหรับระบบดิจิทัลที่ซับซ้อน
2. สามารถทำการตรวจสอบขั้นสูงรวมถึงวิธีการที่ขับเคลื่อนด้วยความครอบคลุมและวิธีการเชิงรูปธรรม
3. สามารถแก้ไขข้อบกพร่องและเพิ่มประสิทธิภาพการออกแบบในด้านประสิทธิภาพ พื้นที่ และพลังงาน
